12. ESD-Forum 2011 (München)

Tagungsprogramm 

Eingeladener Vortrag:

  • Industry Council Status on ESD Qualification for Component ESD Target Levels and Future Projections 

    C. Duvvury - Texas Instruments

Sitzung 1: Testen auf Bausteinebene

  • Direct waveform measurement of a HBM-pulse, using a standard MK2 HBM-pulse simulator 

    J. Cambieri – austriamicrosystems
  • ESD Test nach dem Human Body Model (HBM) – Zurück zu den Anfängen 

    T. Brodbeck – Infineon Technologies AG
  • Machine model testing, a burden for a HV-NMOS driver? 

    W. Reinprecht – austriamicrosystems
  • New CDM2 Contact Test Method and the Correlation to Air Discharge CDM 

    R. Given – ThermoFisher Scientific

Sitzung 2: Testen auf Systemebene

  • Der Transient Latch-Up (TLU) Test von elektronischen Bauelementen 

    J. Weigmann – Infineon Technologies AG
  • Characterising the Discharge Behaviour of Single- and Dual- Interface Chip Cards 

    G. Groos – Universität der Bundeswehr
  • Gefährdung von integrierten Schaltungen durch Überkopplungen zwischen Leiterbahnen auf Platinen 

    F. zur Nieden – Technische Universität Dortmund
  • A Methodology to deal with Electrical Overstress in the Design, Handling and Application of Integrated Circuits 

    K. Kaschani – Texas Instruments

Sitzung 3: ESD-Design und Simulation

  • Impedanzmessverfahren zur Charakterisierung von IEC-ESD- Generatoren zur Bildung präziser Verhaltensmodelle für die Simulation 

    F. zur Nieden – Technische Universität Dortmund
  • System-level ESD protection of high-voltage tolerant IC pins – A case study 

    M. Scholz – IMEC
  • Modellierung des thermischen Ausfallverhaltens von IC-Eingängen zur Bewertung der System-ESD-Festigkeit 

    B. Arndt – AVL Trimerics GmbH
  • ESD Design Rule Verification 

    W. Reitbauer – austriamicrosystems

Sitzung 4: ESD-Schutz in der Fertigung

  • Eine neue Richtline des ESD Forum e.V. für die Vorgehensweise bei der ESD-Risikobewertung für ESD-gerechte Maschinen und Anlagen (ESD-Forum Arbeitsgruppe) 

    P. Jacob – Empa Dübendorf und EM Microelectronic Marin, SA
  • Ist das ESD-Risiko beim Verarbeiten von ESDS kleiner 125V CDM in automatisierten Fertigungslinien noch beherrschbar? 

    K. Helling – EIB
  • ESD – Risiken in der Elektronikfertigung: ESD-/EOS-Fehlerursachen analysieren, identifizieren und nachhaltig beseitigen 

    G. Kietzer – Zollner Elektronik
  • ESD-Risiken beim Wafer-Pick und Place – Ein Update 

    P. Jacob – Empa Dübendorf und EM Microelectronic Marin, SA
  • Nachhaltige Unterweisung von Mitarbeitern im Bereich ESD-Schutz 

    R. Ertl – Frequentis